日期:2014-02-24 14:09
产生控制时序，但DMX512时序是一种慢速时序，用ARM实现会大大的降低系统的实时性，为此系统利用FPGA的并行优势，用FPGA来产生DMX512控制时序，再在ARM和FPGA之间架设一个数据通道，实现串行处理器与并行处理器的无缝连接。
FPGA与ARM之间主要用于传输DMX512亮度数据，同时也传送一些控制命令，状态数据等，传送数据为8位。FPGA连接在ARM的GPIO总线上，如图7。由于DMX512设备为慢速设备，ARM为高速处理器，为了提高ARM的效率，在FPGA内部开辟RAM空间作为DMX512亮度数据的缓存，一个DMX512数据包为512字节，共有16路，所以在FPGA内部开辟